PCB多層，PCB線路板阻抗的影響因素

通過以上試驗(yàn)和分析，對(duì)影響PCB多層，PCB線路板阻抗一致性的主要因素及各因素影響程度一定的認(rèn)識(shí)，主要結(jié)論及改善建議如下：

1.當(dāng)線路距板邊小于25 mm時(shí)，線路阻抗值比板中間偏小1~4 ohm，而線路距板邊大于50 mm時(shí)阻抗值受位置影響變化幅度減小，在滿足拼版利用率前提下，建議優(yōu)先選擇開料尺寸滿足阻抗線到板邊距離大于25 mm；

2.影響PCB多層，PCB線路板拼版阻抗一致性最主要的因素是不同位置介厚均勻性，其次則是線寬均勻性；

3.拼版不同位置殘銅率差異會(huì)導(dǎo)致阻抗相差1~3 ohm，當(dāng)圖形分布均勻性較差時(shí)（殘銅率差異較大），建議在不影響電氣性能的基礎(chǔ)上合理鋪設(shè)阻流點(diǎn)和電鍍分流點(diǎn)，以減小不同位置的介厚差異和鍍銅厚度差異；

4.半固化片含膠量越低，層壓后介厚均勻性越好，板邊流膠量大會(huì)導(dǎo)致介厚偏小、介電常數(shù)偏大，從而造成近板邊線路的阻抗值小于拼版中間區(qū)域；

5.對(duì)于內(nèi)層線路，拼版不同位置因線寬和銅厚導(dǎo)致的阻抗一致性差異較小；對(duì)于外層線路，銅厚差異對(duì)阻抗的影響在2 ohm內(nèi)，但銅厚差異引起的蝕刻線寬差異對(duì)阻抗一致性的影響較大，需提升外層鍍銅均勻性能力