動態(tài)存儲器每片只有一條輸入數(shù)據(jù)線，而地址引腳只有8條。為了形成64K地址，必須在系統(tǒng)地址總線和芯片地址引線之間專門設計一個地址形成電路。使系統(tǒng)地址總線信號能分時地加到8個地址的引腳上，借助芯片內部的行鎖存器、列鎖存器和譯碼電路選定芯片內的存儲單元，鎖存信號也靠著外部地址電路產(chǎn)生。當要從DRAM芯片中讀出數(shù)據(jù)時，CPU首先將行地址加在A0-A7上，而后送出RAS鎖存信號，該信號的下降沿將地址鎖存在芯片內部。接著將列地址加到芯片的A0-A7上，再送CAS鎖存信號，也是在信號的下降沿將列地址鎖存在芯片內部。然后保持WE=1，則在CAS有效期間數(shù)據(jù)輸出并保持。當需要把數(shù)據(jù)寫入芯片時，行列地址先后將R存儲器芯片AS和CAS鎖存在芯片內部，然后，WE有效，加上要寫入的數(shù)據(jù)，則將該數(shù)據(jù)寫入選中的存貯單元。由于電容不可能長期保持電荷不變，必須定時對動態(tài)存儲電路的各存儲單元執(zhí)行重讀操作，以保持電荷穩(wěn)定，這個過程稱為動態(tài)存儲器刷新。PC/XT機中DRAM的刷新是利用DMA實現(xiàn)的。首先應用可編程定時器8253的計數(shù)器1，每隔1⒌12μs產(chǎn)生一次DMA請求，該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時，DMA控制器送出到刷新地址信號，對動態(tài)存儲器執(zhí)行讀操作，每讀一次刷新一行。

每個單元的數(shù)據(jù)(或指令)平常不改變，但當輸入另一個數(shù)據(jù)(或指令)時，則原來的數(shù)據(jù)(或指令)就消失，而存入了新的數(shù)據(jù)(或指令)。一個數(shù)據(jù)(或指令)送出時，單元內還保留原狀。存儲器層次框圖當一個數(shù)據(jù)(或指令)要從存儲器內取出或送入時，控制器要先給出一條命令，從命令發(fā)出的時刻到數(shù)據(jù)(或指令)取出或送入存儲器的時刻，需要一段時間，這段時間叫做存取時間，也叫做存取周期。存儲器的存儲量和存取周期是兩個重要參數(shù)。存儲器分內存儲器和外存儲器。內存儲器是電子計算機的組成部分，外存儲器則是電子計算機的附加部分。